

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

15 Febbraio 2010

1 Sintesi di macchine a stati (per ESD)

Si discuta il processo necessario per passare da un diagramma a stati di una macchina sincrona al circuito corrispondente (sintesi della macchina a stati). In particolare si evidenzia:

- La struttura del circuito ed il ruolo dei blocchi e dei segnali che li collegano
- Il processo per costruire le tabelle di verità per il calcolo dello stato futuro e delle uscite
- Si scrivano le tabelle della verità relative al diagramma in Figura 1, proponendo una possibile codifica degli stati (non è necessario cercare di evitare necessariamente le corse critiche). La macchina a stati dispone di un ingresso L, un'uscita OUT, e di 4 stati.

2 Il linguaggio VHDL (per ESD2)

Senza farne la storia, si descriva l'uso odierno del linguaggio VHDL e come si inserisce nel flusso di progetto. Si descriva in particolare:

- La struttura generale del codice (entità, etc.)
- Lo stile di descrizione dataflow, e come avviene la valutazione degli statement concorrenti
- Lo stile di descrizione strutturale
- Lo stile di descrizione procedurale, ponendo attenzione a descrivere il ruolo della sensitivity list, e descrivendo come avviene la valutazione degli statement sequenziali




Figure 1: Esempio da sintetizzare

3 Misuratore di qualità segnale (per tutti)

In una linea di trasmissione digitale si vuole inserire un dispositivo che misuri la qualità del segnale, mostrando con una barra luminosa il numero di errori rilevati in un certo intervallo di tempo.

Il dispositivo viene inserito in modo da leggere il valore di una linea seriale sincrona LINE, senza peraltro modificarne il contenuto che viene inoltrato ai componenti successivi della linea di trasmissione. Sulla linea viaggiano dati a 8 bit in forma seriale. Per poter rilevare gli errori, un ulteriore nono bit, detto bit di parità, viene inserito alla fine del dato, con un valore tale che il numero complessivo di bit a 1 tra il dato e 1 bit di parità sia sempre pari. Il dato è preceduto da un bit di start a 1, ed il bit di parità è seguito da 3 bit di stop, sempre a 0. Il bit di start *non* viene conteggiato nel computo della parità.

Per esempio, il dato 10001010, che ha 3 bit a 1, sarà codificato come **1 — 10001010 — 1 — 000** (bit di start, dato, bit di parità, 3 bit di stop). Il bit di parità viene messo a 1 per rendere pari il numero di bit a 1. Il dato 10001011, che ha 4 bit a 1, sarà invece codificato come **1 — 10001011 — 0 — 000**. Il bit di parità questa volta è a 0, perché il numero di bit a 1 nel dato era già pari.

Il dispositivo può rilevare la presenza di eventuali errori semplicemente contando il numero di bit a 1 che ci sono tra dato e bit di parità. Se questo numero è pari si può assumere che il dato sia stato ricevuto correttamente. Se invece è dispari si è sicuramente verificato un errore di trasmissione. La visualizzazione avviene contando il numero di pacchetti errati rilevati ogni 16 pacchetti ricevuti. Questo numero viene mostrato su di una barra luminosa a 16 segmenti, che fornisce quindi una misura di quanti errori vi sono sulla linea.

In pratica si tratta di rilevare la presenza di un pacchetto tramite il bit di start, verificare se il numero di bit a 1 è effettivamente pari, ed in caso contrario incrementare un registro che conta il numero di errori rilevati. Ogni 16 pacchetti si trasferirà tale valore in un altro registro che si occuperà di mandarlo alla visualizzazione, e si ricomincia da capo.

La Figura 2 mostra una possibile realizzazione del circuito, costituito dai seguenti componenti:

- Una macchina a stati finiti MSF, da progettare, che riceve in ingresso il segnale LINE
- Un contatore BIT COUNTER, utile per contare il numero di bit ricevuti durante la trasmissione di un pacchetto. Esso dispone dei seguenti segnali *sincroni*:

init_bit: se posto a 1, azzerà o inizializza il contatore ad un valore prefissato

count_bit: se posto a 1, abilita il contatore al conteggio

TC_bit: viene posto a 1 dal contatore ogni volta che il conteggio si trova al valore massimo

- Un contatore DATA COUNTER, utile per contare il numero di pacchetti ricevuti e determinare quando effettuare una nuova visualizzazione (cioè, ogni 16 pacchetti). Esso dispone dei seguenti segnali *sincroni*:

init_data: se posto a 1, azzerà o inizializza il contatore ad un valore prefissato

count_data: se posto a 1, abilita il contatore al conteggio

TC_data: viene posto a 1 dal contatore ogni volta che il conteggio si trova al valore massimo

- Un registro/contatore ERROR REGISTER per memorizzare il numero di pacchetti errati ricevuti. Esso dispone dei seguenti segnali *sincroni*:

init_data: se posto a 1, azzerà o inizializza il contenuto del registro

add_error: se posto a 1, incrementa di 1 il contenuto del registro

- Un registro DISPLAY REGISTER, per salvare il numero di errori rilevati ogni 16 pacchetti. Esso dispone dei seguenti segnali *sincroni*:

load_d: se posto a 1, abilita la memorizzazione del dato in ingresso

- Una DECODIFICA, in grado di pilotare il display
- Un display a LED lineare a 16 segmenti, con un ingresso per ogni segmento che ne determina lo stato acceso/spento.

Inoltre, il circuito dispone di un segnale di clock e di un segnale di reset asincrono che vengono distribuiti a tutti gli elementi sequenziali, e che non sono mostrati in figura.

Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando il diagramma degli stati. Si indichi inoltre il valore di fondo scala dei contatori (il valore non è specificato perché può dipendere dalla realizzazione). Non è necessario verificare il valore dei bit di stop (ve ne sono 3 per semplificare la soluzione del problema).
- Completare il digramma temporale mostrato in Figura 3, assumendo ci si trovi nella condizione di dover aggiornare il valore mostrato sul display (cioè siamo al sedicesimo pacchetto ricevuto). Si noti che nel caso mostrato si è verificato un errore, poiché il numero di bit a 1 nel pacchetto è dispari. Per aiutarsi, segnare nella parte in alto lo stato in cui ci si trova durante ogni periodo di clock. Si può inoltre segnare il valore dei contatori, in modo da essere sicuri di non sbagliare con il conteggio.
- Si progetti più in dettaglio la parte di calcolo indicata con la linea tratteggiata. In particolare si discutano le alternative e si scelga una codifica dei dati nei registri ERROR e DISPLAY, giustificando la scelta sulla base delle conseguenze dal punto di vista della complessità circuitale sia dei registri che della decodifica (non c'è una risposta necessariamente giusta in questo caso). Si indichi inoltre il numero di bit dei segnali che collegano i registri.
- Si scriva il codice HDL del registro ERROR, sulla base della codifica scelta.




Figure 2: Schema del circuito

Figure 3: Diagramma temporale

